侧边栏壁纸
博主头像
thinkTV博主等级

喜爱动漫的二刺螈一枚,摩托车云爱好者(快要有车了)。 懂一点技术的在读生物医学工程研究生( •̀ ω •́ )✧,多多指教。

  • 累计撰写 127 篇文章
  • 累计创建 17 个标签
  • 累计收到 0 条评论

目 录CONTENT

文章目录

LwIP-MAC简介

thinkTV
2023-08-19 / 0 评论 / 0 点赞 / 400 阅读 / 951 字 / 正在检测是否收录...

1. MAC简介

STM32自带有10/100Mbit/s的以太网MAC内核,它提供地址及媒体访问的控制方式

MAC内核的特性:

  1. 传输速率:支持外部PHY接C实现10/ 100Mbit/s数据传输速率
  2. 协议标准:符合IEEE802.3/3u的MII和RMII接口与快速以太网PHY通信
  3. 工作模式:支持全双工和半双工操作
  4. 站管理接口:支持通过MDIO接口配置和管理PHY设备

2. ST的以太网(ETH)框架

图片-1692451911358

  • 以太网DMA数据包以DMA方式发送/接收(DMA(Direct Memory Access,直接内存访问) 是一种计算机系统中用于高速数据传输的技术。在以太网中的DMA方式,以太网控制器可以通过DMA方式直接从内存中读取数据并发送,或者将接收到的数据直接存储到内存中,而无需CPU的干预。这样可以大大提高数据传输的效率,减轻了CPU的负担。)
  • MAC内核以太网帧发送时,给数据加上一些控制信息;以太网帧接收时,去掉控制信息
  • PHY交互接口
    • 数据通道:介质接口RMII/MII
    • 管理通道: SMI站管理接口

3. SMI站管理接口

允许应用程序通过时钟线和数据线访问任意PHY寄存器,最多支持32个PHY访问
PHY寄存器(PHY Register) 是指物理层(Physical Layer)芯片中的一组寄存器,用于控制和配置以太网物理层的各种参数和功能。PHY寄存器通常由硬件设计师定义和实现,不同的以太网物理层芯片可能具有不同的PHY寄存器。)

  • MDC:周期时钟引脚(最大频率为:2.5MHz)
  • MDIC:数据输入/输出比特流

图片-1692452551926

SMI帧格式

图片-1692452688646

  • PADDR:PHY地址(00_ 1F)
  • RADDR:寄存器地址(00 1F)
  • 数据位: 16位数据位(PHY寄存器都是16位的)

MDIO 时序和帧结构 - 写周期

图片-1692452844373

MDIO 时序和帧结构 - 读周期

图片-1692452862248

MDC时钟来自AHB时钟树分频得来的

4. 介质接口MII、RMII

用于MAC与外接的PHY互联,支持10/100Mbit/s数据传输模式
作用:以太网帧转发到PHY设备当中

介质接口MII、RMII比较

相同特性

  • 支持外部PHY接口实现10/100Mbit/s数据传输速率
  • 符合IEEE802.3协议标准

不同特性

  1. 引脚数量

图片-1692453675746

  • 介质MII接口所需要引|脚数量为16个,而RMII接口所需要的引|脚数量为9个
  • MII介质接口的TX_ CLK和RX_ CLK由PHY芯片提供,它们会让MAC内核以这个时钟采集收发数据
  • RMII介质接口的REF_ CLK,MAC内核以这个时钟采集收发数据.

RX_ER和RX_DV是用来检测以太网帧是否有效性,而CRS和COL以及CRS_DV在全双工模式下无效

  1. 参考时钟

图片-1692453828202

  • 介质MII的参考时钟来源有两个: MCO输出25MHz以及外部晶振输出25MHz
  • 介质RMII的参考时钟来源有两个: MCO经过倍频PLL输出50MHz以及外部晶振输出50MHz(必须同时提供PHY和MAC)

注意:MII接口中的TX_CLK和RX_CLK时钟是根据数据传输速率挂钩,10Mbit/s:2.5MHz;100Mbit/s:25MHz

  1. 介质接口MII、RMII收发位宽

图片-1692453886274

  • 介质MII接口一个周期收发位宽为4位数据,而接口一个周期RMII收发位宽为2位数据

注意:RMII和MII收发速率一样。

0

评论区